PCT WELTORGANISATION FÜR GEISTIGES EIGENTUM
Internationales Büro
INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 7: **WO 00/19437** (11) Internationale Veröffentlichungsnummer: A2 G11C 8/00 (43) Internationales 6. April 2000 (06.04.00) Veröffentlichungsdatum:

PCT/DE99/03151 (21) Internationales Aktenzeichen:

30. September 1999 (22) Internationales Anmeldedatum: (30.09.99)

30. September 1998 (30.09.98) DE (71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS

AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE). (72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): RAJ, Kumar, Jain [IN/SG];
166, Kallang Way, 349249 Singapur (SG). EHRENTRAUT, Herbett [DE/DE]; Heidingsfelder Wcg 66,
D-85072 Eichstätt (DE).

AKTIENGE-(74) Gemeinsamer Vertreter: SIEMENS SELLSCHAFT; Postfach 22 16 34, D-80506 München (DE).

(81) Bestimmungsstaaten: CN, JP, KR, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, 1E, IT, LU, MC, NL, PT, SE).

Veröffentlicht


Ohne internationalen Recherchenbericht und erneut zu veröffentlichen nach Erhalt des Berichts.

- (54) Title: DUAL-PORT MEMORY LOCATION
- (54) Bezeichnung: DUAL-PORT SPEICHERZELLE
- (57) Abstract

(30) Prioritätsdaten:

198 45 053.2

The invention relates to a dual-port DRAM memory location having a capacitor and two transfer gates whose load paths are connected in series. Said series connection is arranged between two data transmission lines. This arrangement serves to provide a dual-port memory location which, independent of one another. can be read or written by two data processing units. The decisive advantage of the inventive memory locations in a DRAM memory architecture is the size-optimized design, i.e. the possibility of providing a memory architecture with substantially reduced space requirements. The inventive memory location is very immune to noise due to its design, i.e. due to the small number of switching clements and short length of conductor paths. The small number of transistors and short length of conductor paths also permits to reduce the time required for accessing the data. The invention also relates to a DRAM semiconductor memory having dual-port memory



(57) Zusammenfassung

Die Erfindung betrifft eine Dual-Port Speicherzelle und einen DRAM-Halbleiterspeicher mit Dual-Port Speicherzellen. Die Erfindung betrifft eine Dual-Port DRAM Speicherzelle mit einem kapazitiven Element und zwei Auswahltransistoren, deren Laststrecken in Reihe geschalten sind und diese Relhenschaltung zwischen zwei Datenleitungen angeordnet ist. Durch diese Anordnung läßt sich die Dual-Port-Speicherzelle unabhängig voneinander von zwei Datenverarbeitungseinheiten auslesen und beschreiben. Der entscheidende Vorteil der erfindungsgemäßen Speicherzellen in einer DRAM-Speicherarchitektur liegt in einem flächenoptimierten Design auf, das heißt in der Möglichkeit eine Speichernrchitektur mit deutlich reduziertem Flächenaufwand bereitzustellen. Die erfindungsgemäße Speicherzelle Ist aufgrund ihres Designs, d.h. aufgrund der geringen Anzahl von Schaltelementen und niedrigen Leiterbahnlängen, sehr rauschunempfindlich. Die geringere Anzahl der Transistoren und Leiterbahnlänge hat außerdem sehr niedrige Zugriffszeit zur Folge. Ferner betrifft die Erfindung einen DRAM-Halbleiterspeicher mit Dual-Port Speicherzellen.

LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AI,	Albanica	ES	Spanien	LS	Lesotho	SI	Slowenien
AM.	Armenien	FI	Finaland	LT	Litauen	SK	Slowakei
			Frankreich	LU	Luxeraburg	ŚN	Senegal
AT	Osterreich	FR				5Z	Swanikate
ΑU	Australien	GA	Gabun	LV	Leuland		
ΑŽ	Ascrbaidschan	GB	Vereinigtes Konigreich	MC	Monaco	TD	Tschad
BA	Rosnien-Herzegowina	GE	Georgien	MD	Republik Moldau	TG	Togo
BB	Barbados	GH	Ghana	MG	Madagaskor	ΤĴ	Tadachikiatan
BE	Bolgien	GN	Guinea	MK	Die ehemalige jugoslawische	TM	Turkmenistan
BF	Burkina Faso	GR	Griechenburd		Republik Mazedonien	$\mathbf{T}\mathbf{R}$	Türkei
BG	Dulgarien	HU	Ungara	ML	Mell	TT	Trinidad und Tobago
Ŋ	Benin	ΙE	Irland	MN	Mongolei	UA	Ukraine
DR	Brasilion	II.	Israel	MR	Mauretanien	UG	Uganda
BY	Delarus	15	Island	MW	Malawi	US	Vereinigte Staaten von
CA	Kanada	IT	Italien	MIX	Mexiko		Amerika
CF	Zentralafrikanische Republik	JP	Japan	NE	Niger	ŲΖ	Usbekistan
CC	Kongo	KE	Kenia	NL	Niederlande	VN	Victnam
CH	Schweiz	KG	Kirgislatun	NO	Nurwegen	YU	Jugoslawien
CI	Côte d'Ivoire	KP	Demokratische Volksrepublik	NZ	Neusceland	ZW.	Zimbabwe
CM	Kamerun		Korca	PL.	Polca		
CN	China	KR	Republik Korea	PT	Ponugal		
CU	Kuba	KZ	Kasachstan	RO	Rumanica		
CZ	Tachechische Republik	FU:	St. Lucia	RU	Russische Föderation		
DE	Deutschland	Li	Liechtenstein	SD	Sudan		
υK	Danemark	ĽΚ	Sri Lanka	SE	Schweden		
EE	Estland	LR	Liberia	$s_{\mathbf{G}}$	Singapur		

1

PCT/DE99/03151

Beschreibung

Dual-Port Speicherzelle

5 Die Erfindung betrifft eine Dual-Port Speicherzelle und einen DRAM-Halbleiterspeicher mit Dual-Port Speicherzellen

Als Dual-Port Speicherzellen werden alle Speicherzellen bezeichnet, die genau zwei Datenleitungen aufweisen. Eine als statische Speicherzelle ausgebildete Dual-Port Speicherzelle (static random access memory; SRAM) enthält typischerweise acht Transistoren, jeweils vier Auswahltransistoren (Transfer-Gates) und vier Speichertransistoren (Inverter). Diese Transistoren sind jeweils mit zwei Wortleitungen (Auswahlleitungen) und mit zwei Bitleitungen (Datenleitungen) verbunden. Dynamische Dual-Port Speicherzellen (dynamic random access memory; DRAM) sind bislang nicht bekannt.

Künftige mikroelektronische Schaltungen werden komplizierte
20 Speicherarchitekturen mit Transistorenzahlen im Bereich von
10¹² bis 10¹⁵ realisieren. Eine aus ökonomischen Gründen elementare Randbedingung kommt hier ohne Zweifel einem möglichst
geringen Flächenaufwand jeder der Speicherzellen auf dem
Halbleiterchip zu. Die Gesamtzahl der Transistoren einer ein25 zelnen Speicherzelle sowie deren Verdrahtungsaufwand, bei dem
vorgegebenen "Design-Rules" beachtet werden müssen, bestimmt
im wesentlichen die Größe der Speicherzelle und somit den
Flächenaufwand des aus einer Vielzahl von derartigen Speicherzellen aufgebauten Halbleiterspeichers.

30

35

Eine weitere sehr wichtige Randbedingung, die insbesondere für den die Speicherzellen enthaltenden Halbleiterspeicher eine sehr wichtige Rolle spielt, ergibt sich aus der Forderung einer möglichst geringen Zugriffszeit auf die einzelnen Speicherzellen des Halbleiterspeichers. Die Verkürzung der effektiven Zugriffszeit ist insbesondere bei den im Prinzip sehr langsamen, dynamischen Speichern (DRAMs) sehr wichtig,

WO 00/19437 2 PCT/DE99/03151

um keinen zu großen Unterschied in Bezug auf die Taktraten der heute standardmäßig eingesetzten Prozessoren entstehen zu lassen. Die Zugriffszeit bei einem Halbleiterspeicher ergibt sich im wesentlichen aus der Laufzeit der Datensignale auf den Wortleitungen und aus der Umladung der Speicherkapazitäten. Da jedoch bei einem Übergang eines Halbleiterspeichers von 1-Port-Speicherzellen auf 2-Port-Speicherzellen die effektive Leiterbahnlänge um etwa 40% zunimmt, ergibt sich unerwünschterweise eine entsprechende Zunahme der Signallaufzeiten und somit eine Zunahme der Zugriffszeiten. Aufgrund der dadurch verursachten zusätzlichen parasitären Kapazitäten und Widerstände in den Wortleitungen und Datenleitungen vergrößern sich die Signalwechselzeiten und somit die Zugriffszeiten auf den einzelnen Speicherzellen erheblich.

Der vorliegenden Erfindung liegt daher die Aufgabe zu Grund, eine dynamische Dual-Port Speicherzelle mit einem platzspa-

rendem Design anzugeben.

25

20 Erfindungsgemäß wird diese Aufgabe durch eine Dual-Port-Speicherzelle mit den Merkmalen des Patentanspruchs 1 gelöst.

Die erfindungsgemäße Dual-Port-Speicherzelle weist in der bevorzugten Ausgestaltung jeweils ein als Speichertransistor ausgebildetes kapazitives Element und zwei Auswahltransistoren auf, deren Laststrecken in Reihe geschalten sind und diese Reihenschaltung zwischen zwei Datenleitungen angeordnet ist. Durch diese Anordnung kann eine Dual-Port-Speicherzelle parallel von zwei Datenverarbeitungseinheiten ausgelesen und beschrieben werden.

Es ware selbstverständlich auch denkbar das kapazitive Element als zwei miteinander kurzgeschlossenen Kondensatoren,
die jeweils zwischen dem Mittelabgriff der Auswahltransistoren und einem Bezugspotential angeordnet sind, zu realisieren. DRAM-Speicherzellen sind insbesondere aufgrund deren
verhältnismäßig kleinen Kapazitäten und geringen effektiven

WO 00/19437 3 PCT/DE99/03151

Leitungslängen bei dynamischen Halbleiterspeichern besonders vorteilhaft, da hier die entsprechenden Speicherzellen sehr klein dimensioniert werden können.

Der entscheidende Vorteil der erfindungsgemäßen Dual-Port Speicherzellen in einer DRAM-Speicherarchitektur liegt, wie bereits erwähnt, in einem flächenoptimierten Design, das heißt in der Möglichkeit eine Speicherarchitektur mit deutlich reduziertem Flächenaufwand bereitzustellen. Insbesonde-10 re, wenn das kapazitive Element als CMOS-Transistor ausgebildet ist, kann jeder der Laststreckenanschlüsse des CMOS-Transistors mit jeweils einem Laststreckenanschluß der Auswahltransistoren kurzgeschlossen sein. Besonders vorteilhaft ist es dabei, wenn die Anschlußknoten der CMOS-Transistoren mit den Anschlußknoten der Auswahltransistoren zusammenfallen. Durch diese Einsparung von flächenintensiven Anschlußknoten kommt die erfindungsgemäße Dual-Port-Speicherzelle mit einem sehr niederigen Flächenbedarf aus, wodurch sich mithin Dual-Port DRAM-Speicherzellen besonders kostengünstig herstellen lassen. Die Einsparung von Anschlußknoten läßt sich jedoch auch bei als Kondenstoren ausgebildeten kapaziten Elementen vorteilhaft realisieren.

Bei der erfindungsgemäße Speicherzelle weisen beide Ausgangspfade des kapazitiven Elementes ein definiertes, annähernd gleich großes Potential auf. Eine derartige Funktionalität konnte bei herkömmlichen DRAM-Speicherzellen DPS bislang nicht gewährleistet werden, da hier jeweils ein Anschluß des kapazitiven Elementes immer "floatet", d. h. auf einem undefinierten Potential liegt. DRAM-Speicherzellen mußten daher in regelmäßigen Abständen wiederaufgeladen werden (Refresh-Vorgang). Während dieses Refresh-Vorganges konnte die DRAM-Speicherzelle nicht ausgelesen oder beschrieben werden, wodurch sich undefinierte Schaltzustände nie ganz vermeiden lassen. Diese oben genannte Funktionalität konnte daher bislang nur von SRAM-Speicherzellen erzielt werden. Durch die erfindungsgemäße Dual-Port-DRAM-Speicherzelle lassen sich die

PCT/DE99/03151

WO 00/19437

oben beschriebenen Vorteile einer DRAM-Speicherzelle, d. h. kürzere Zugriffszeit, Flächenoptimierung, etc., mit der Funktionalität einer SRAM-Speicherzelle in Bezug auf dessen definierten Schaltzustände verknüpfen.

4

5

25

Die erfindungsgemäße Speicherzelle ist aufgrund ihres Designs, d. h. aufgrund der geringen Anzahl der Schaltungselemente und niedrigen Leiterbahnlängen, überdies sehr rauschunempfindlich. Die Speicherzelle zeigt daher ein verdeutlich verbessertes Signal-Rausch-Verhältnis (Signal Noise Ratio; SNR) im Vergleich zu herkömmlichen Dual-Port-Speicherzellen.

Die geringere Anzahl der Transistoren und die geringen effektiven Leiterbahnlängen bewirkt außerdem sehr niedrige Zugriffszeiten. Aufgrund der verringerten parasitären Kapazitäten und Widerstände im kritischen Leitungspfad wird die Zugriffszeit überdies noch verbessert. Dadurch lassen sich
Speichersysteme bereitstellen, die bei gleicher Taktfrequenz
eine höhere Leistungsfähigkeit aufweisen.

Insbesondere eignet sich die Erfindung besonders vorteilhaft bei sogenannten Multi-Port-Halbleiterspeichern, die eine Vielzahl von erfindungsgemäßen Dual-Port DRAM-Speicherzellen aufweisen.

Die Unteransprüche sind auf bevorzugte Ausgestaltungen und Weiterbildungen der Erfindung gerichtet.

30 Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei:

Figur 1 das Schaltbild eines ersten Ausführungsbeispiels einer erfindungsgemäßen Dual-Port-Speicherzelle; 5

10

WO 00/19437 5. PCT/DE99/03151

Figur 2 das Schaltbild eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Dual-Port-Speicherzelle;

Figur 3 ein vorteilhaftes Ausführungsbeispiel eines DRAM-Halbleiterspeichers mit erfindungsgemäßen Dual-Port-Speicherzellen.

In allen Figuren der Zeichnung sind gleiche oder funktionsgleiche Elemente, sofern dies nicht anders angegeben ist, mit gleichen Bezugszeichen versehen. Nachfolgend werden alle Dual-Port DRAM-Speicherzellen, sofern nichts anderes angegeben ist, kurz als Speicherzellen bezeichnet.

Figur 1 zeigt das Schaltbild eines ersten Ausführungsbeispiels einer erfindungsgemäßen Dual-Port DRAM-Speicherzelle 1.5 DPS. Die Speicherzelle DPS weist zwei Auswahltransistoren AT1, AT2 sowie ein kapazitives Element KE auf. In Figur 1 ist das kapazitive Element KE als CMOS-Speichertransistor ST, dessen Gateanschluß G mit einem Versorgungspotential VDD verbunden ist, ausgebildet. Der Drainanschluß D des Speichertransistors ST ist über die Laststrecke des ersten Auswahltransistors AT1 mit einer erste Datenleitung B1 verbunden. Der Sourceanschluß S des Speichertransistors ST ist über die Laststrecke des zweiten Auswahltransistors AT2 mit einer zweiten Datenleitung B2 verbunden. Die Laststrecken der Aus-25 wahltransistoren AT1, AT2 sowie des Speichertransistors ST sind somit in Reihe geschaltet und zwischen der ersten Datenleitung B1 und der zweiten Datenleitung B2 angeordnet. Die Steueranschlüsse der Auswahltransistoren AT1, AT2 sind mit jeweils einer Wortleitung WL1, WL2 verbunden. Über ein Aus-30 wahlsignal auf den Wortleitungen WL1, WL2 sind die entsprechenden Auswahltransistoren ATI, AT2 getrennt und unabhängig ansteuerbar.

35 Die Speicherzelle DPS ist über die Datenleitungen B1, B2 mit zwei nachgeschalteten Datenverarbeitungseinheiten verbunden. Diese Datenverarbeitungseinheiten können beispielsweise als WO 00/19437 6 PCT/DE99/03151

Mikrocomputer, Prozessor, Logikschaltung, Bus, etc. ausgebildet sein. Typischerweise, jedoch nicht notwendigerweise, werden die Datenverarbeitungseinheiten mit unterschiedlichen Taktfrequenzen betrieben. Über die Datenleitungen B1, B2 lassen sich unabhängig voneinander bidirektionell Daten aus der Speicherzelle DPS, d. h. aus dem Speichertransistor ST, einlesen und auslesen. Über die Wortleitungen WL1, WL2 lassen sich die entsprechenden Auswahltransistoren AT1, AT2 in den leitenden Zustand bzw. in einen gesperrten Zustand steuern.

10

Figur 2 zeigt das Schaltbild eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Dual-Port-Speicherzelle. Bei der Speicherzelle DPS in Figur 2 wurde das kapazitive Element KE mittels zweier parallel angeordneter Speicherkondensatoren SK1, SK2 realisiert. Die Speicherkondensatoren SK1, SK2 sind 15 als DRAM-Kondensatoren ausgebildet, die jeweils mit ihren ersten Kondensatoranschlüssen (Kondensatorplatten) miteinander und jeweils mit einem Laststreckenanschluß der Auswahltransistoren AT1, AT2 verbunden sind. Die jeweils zweiten Kondensatoranschlüsse sind ("floatend") mit einem Versorgungspotenti-20 al VREF beaufschlagt. Besonders vorteilhaft ist es, wenn die ersten Kondensatoranschlüsse mit den jeweiligen Laststreckenanschlüssen der zugeordneten Auswahltransistoren AT1, AT2 zur Gewährleistung eines flächenoptimierten Designs zusammenfal-25 len.

Zusätzlich kann eine Logikschaltung bzw. eine Zustandsmaschine vorgesehen sein, die den gespeicherten Dateninhalt der Speicherzelle DPS regelmäßig wiederauflädt. Eine derartige Logikschaltung bzw. Zustandsmaschine wird im Fachjargon als Refresh-Schaltung RS bezeichnet. Diese Refresh-Schaltung RS enthält im vorliegenden Ausführungsbeispiel den zweiten Auswahltransistor AT2. Im vorliegenden Ausführungsbeispiel ist lediglich zwischen dem kapazitiven Element KE und der zweiten Datenleitung B2 eine solche Refresh-Schaltung RS vorgesehen. Es wäre selbstverständlich auch denkbar, zusätzlich oder al-

WO 00/19437 7 PCT/DE99/03151

ternativ eine (weitere) Refresh-Schaltung zwischen der ersten Datenleitung Bl und dem kapazitiven Element KE vorzusehen.

- Die Refresh-Schaltung RS kann in bekannter Weise durch zwei Leseverstärker und eine Voraufladeschaltung gebildet werden. Diese zwei Leseverstärker und die Voraufladeschaltung könnten Bestandteil des Bitleitungsdekoders des Halbleiterspeichers sein.
- 10 Besonders vorteilhaft ist es, wenn eine sogenannte Autorefresh-Schaltung RS vorgesehen ist, bei der das Wiederaufladen der Speicherzelle DPS automatisiert ist. Über einen einfachen taktgesteuert Ringzähler lassen sich fortwährend in auf- oder absteigender Folge die einzelnen Adressen der verschiedenen
- 15 Speicherzellen generieren, die dann in den entsprechenden Zeitabständen durch die Voraufladeschaltung oder durch eine Referenzspannungsquelle wiederaufgeladen werden.
- Figur 3 zeigt anhand eines vereinfachten Schaltbildes ein 20 vorteilhaftes Ausführungsbeispiel eines DRAM-Halbleiter- speichers mit erfindungsgemäßen Dual-Port-Speicherzellen.
 - Bei einer herkömmlichen DRAM-Speicherzelle ist jeweils ein Auswahltransistor mit einem Speicherkondensator verbunden.
- Der besondere Vorteil bei der erfindungsgemäßen Speicherzelle liegt nun darin, daß jeweils zwei Kondensatoren des Speicherfeldes SF, zum Beispiel SKO, SK1, intern miteinander kurzgeschlossen sind. Dadurch entstehen Dual-Port-Speicherzellen DPS in einem Dual-Port DRAM-Halbleiterspeicher. Die beiden
- Ports sind dabei voneinander völlig unabhängig. Besonders vorteilhaft ist es, wenn die beiden Ports aufgetrennt sind in einen Schreib-/Lese-Port und in einen Refresh-Port, der nur für den Refresh bzw. das Wiederaufladen des Speicherfeldes SF zuständig ist. Die Dekoder für die Schreib-/Lese-Ports DRW-B,
- D_{RW-WL} können dabei mit den ungeradzahligen, während die Dekoder für die Refresh-Ports D_{R-B} , D_{R-WL} mit den geradzahligen Daten-/Auswahlleitungen verbunden sein.

15

8

PCT/DE99/03151

Die Speicherdichte bei einem derart ausgestaltetem Dual-Port DRAM-Halbleiterspeicher wird dadurch im Vergleich zu einem herkömmlichen Halbleiterspeicher zwar halbiert, ist allerdings immer noch um den Faktor 20 höher als bei einem herkömmlichen SRAM-Halbleiterspeicher. Ein derart ausgestalteter erfindungsgemäßer Dual-Port DRAM-Halbleiterspeicher kann einen herkömmlichen SRAM-Halbleiterspeicher mittlere Größe auf einem Chip mit Embedded DRAM-Speicherzellen sogar ersetzen.

10 Bei all diesen Anwendungen ist sowohl die wesentlich höhere Speicherdichte eines als DRAM ausgestalteten Halbleiterspeichers im Vergleich zu einer 6-Transistorenspeicherzelle eines SRAM-Halbleiterspeichers und die damit verbundene niedrigere Verlustleistung von besonderem Vorteil.

Nachfolgend wird anhand von Figur 1 die Funktionsweise der erfindungsgemäßen Dual-Port-Speicherzelle DPS kurz beschrieben:

Während eines Schreibvorganges über die erste Datenleitung D1 wird der erste Auswahltransistor AT1 in den leitenden Zustand gesteuert. Das kapazitive Element KE wird dadurch mit dem Potential VDD - Vth geladen, wenn eine digitale "1" in die entsprechende Speicherzelle DPS geschrieben werden soll, oder wird auf das Potential VSS entladen, wenn beispielsweise eine digitale "0" in die entsprechende Speicherzelle DPS geschrieben werden soll.

Die Erfindung nutzt die Tatsache aus, daß für annähernd glei30 che Potentiale am Gateanschluß und Sourceanschluß des Speichertransistors ST der Spannungsabfall UDS zwischen Sourceund Drain-Anschluß äquivalent zu dessen Einsatzspannung Vth
ist. Da der Gateanschluß des Speichertransistors ST jedoch
mit dem Versorgungspotential VDD verbunden ist, weisen der
35 Source-Anschluß und Drain-Anschluß des Speichertransistors ST
dasselbe Potential auf, d. h. VS = VD = VDD - Vth für eine
digitale "1" und VS = VD = VSS für eine digitale "0". Da das

1.0

15

20

25

30

WO 00/19437 9 PCT/DE99/03151

Drainpotential VD und das Sourcepotential VS somit auf demselben Potential liegen, kann von jeder der Datenverarbeitungseinheiten auf die in dem Speichertransistor ST gespeicherte Information ohne Verringerung der Spannung in der Speicherzelle DPS zugegriffen werden.

Typischerweise sollte bei einer Dual-Port-Speicherzelle DPS bei einem Schreibvorgang maximal eine der angeschlossenen Datenverarbeitungseinheiten schreibberechtigt sein. Über eine einfache Logik-Schaltung läßt sich verhindern, daß die jeweils andere Datenverarbeitungseinheit gleichzeitig auf dieselbe Speicherzelle DPS schreiben kann. Umgekehrt ist es jedoch vorteilhafterweise möglich, daß beide an der Dual-Port-Speicherzelle angeschlossenen Datenverarbeitungseinheiten Daten aus dieser Speicherzelle DPS auslesen können.

Die Erfindung eignet sich insbesondere bei in CMOS-Technologie hergestellten Speicherzellen. Die Speicherzellen sind jedoch nicht auf eine bestimmte Transistortechnologie beschränkt, sondern können durch jede Art von feldeffektgesteuerten, selbstleitenden oder selbstsperrenden, typischerweise in MOS-Technologie hergestellten Transistoren realisiert werden. Denkbar wären jedoch auch bipolar ausgebildete Speicherzellen.

In einer Weiterbildung können selbstverständlich alle bekannten Maßnahmen nach dem Stand der Technik zur Flächenoptimierung sowie zur Verkürzung der Zugriffszeit, beispielsweise durch Optimierung der Designrules, angewendet werden, um die erfindungsgemäße Dual-Port DRAM-Speicherzelle DPS und somit den entsprechenden aus einer Vielzahl von solchen Speicherzellen aufgebauten Halbleiterspeicher weiterzubilden.

Figur 3 zeigt ein vorteilhaftes Ausführungsbeispiel eines Du-35 al-Port-Halbleiterspeichers mit erfindungsgemäßen Dual-Port-Speicherzellen.

5

10

10

PCT/DE99/03151

Patentansprüche

- 1. Dual-Port Speicherzelle (DPS)
- (a) mit einem ersten und einem zweiten Auswahltransistor (AT1, AT2),
 - (al) deren Laststrecken in Reihe und zwischen einer ersten und einer zweiten Datenleitung (B1, B2) angeordnet sind und
 - (a2) deren Steueranschlüsse jeweils mit einer ersten und einer zweiten Wortleitung (WL1, WL2) verbunden sind, wobei die Auswahltransistoren (AT1, AT2) über ihre Steueranschlüsse unabhängig voneinander ansteuerbar sind,
- (b) mit einem kapazitivem Element (KE),
- 15 (bl) das einen ersten Ausgangsanschluß (D), der mit einem Laststreckenanschluß des ersten Auswahltransistor (AT1) verbunden ist, und einen vom ersten Ausgangs-anschluß (D) unterschiedlichen zweiten Ausgangsanschluß (S), der mit einem Laststreckenanschluß des zweiten Auswahltransistor (AT2) verbunden, aufweist,
 - (b2) wobei an den Ausgangsanschlüssen (D, S) annähernd dasselbe Potential $(V_D,\ V_S)$ anliegt.
 - 2. Dual-Port Speicherzelle nach Anspruch 1,
- daß das kapazitive Element (KE) als Speichertransistor (ST) ausgebildet ist, dessen Laststrecke zwischen den in Reihe geschalteten Laststrecken der Auswahltransistoren (AT1, AT2) angeordnet ist und der über ein mit einem Versorgungspotential beaufschlagten Steueranschluß (G) steuerbar ist.
- 3. Dual-Port Speicherzelle nach einem der Ansprüche 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß das kapazitive Element (KE) bzw. der Speichertransistor
 35 (ST) als CMOS-Transistor ausgebildet ist.

5

11

PCT/DE99/03151

- 4. Dual-Port Speicherzelle nach einem der Ansprüche 2 oder 3, dad urch gekennzeichnet, daß die Spannung (U_{DS}) über der Laststrecke des Speichertransistors (ST) dessen Einschaltspannung entspricht.
- 5. Dual-Port Speicherzelle nach einem der vorstehenden Ansprüche,

dadurch gekennzeichnet, daß das kapazitive Element (KE) als zwei kurzgeschlossene

10 DRAM-Kondenstoren (SK1, SK2) ausgebildet ist, die jeweils mit ihren ersten Kondenstoranschlüssen miteinander und jeweils mit einem Laststreckenanschluß der zugeordneten Auswahltransistoren (AT1, AT2) verbunden sind und die jeweils mit ihren zweiten Kondenstoranschlüssen mit einem Versorgungspotential (VREF) beaufschlagten sind.

- 6. Dual-Port Speicherzelle nach einem der vorstehenden Ansprüche,
- dadurch gekennzeichnet,
- 20 daß das kapazitive Element (KE) der Dual-Port Speicherzelle (DPS) über den ersten und/oder über den zweiten Auswahltransistor (AT1, AT2) unabhängig voneinander sowohl beschreibbar als auch auslesbar ist.
- 7. Dual-Port Speicherzelle nach einem der vorstehenden Ansprüche, dadurch gekennzeich net, daß mindestens eine Ladeeinrichtung (RS) vorgesehen ist, die jeweils über mindestens einen der Auswahltransistoren (AT1,
- 30 AT2) die Kapazität des kapazitiven Elementes (KE) wiederauflädt.
 - 8. Dual-Port Speicherzelle nach Anspruch 7, dadurch gekennzeichnet,
- 35 daß einer der Auswahltransistoren (AT1, AT2) Bestandteil der Ladeeinrichtung (RS) ist.

10

12

PCT/DE99/03151


- 9. Dual-Port Speicherzelle nach einem der Ansprüche 7 oder 8, gekennzeichnet, dadurch die Ladeeinrichtung (RS) Bestandteil eines Bitleitungsdekoders ist, der zumindest einen Leseverstärker und eine Vorauf-5 ladeschaltung aufweist, und daß die Ladeeinrichtung (RS) einen taktgesteuerten Ringzähler aufweist, der über seinen Zählerstand in regelmäßigen Zeitabständen eine Adresse für jeweils eine Speicherzelle generiert und über den die Ladeeinrichtung (RS) die Kapazität des kapazitiven Elementes (KE) automatisch wiederauflädt und daß die.
 - 10. Dual-Port Speicherzelle nach einem der vorstehenden Ansprüche,
 - dadurch gekennzeichnet,
- 15 daß die Datenleitungen (B1, B2) jeweils mit unterschiedlicher Taktfrequenz betrieben werden.
 - 11. DRAM-Halbleiterspeicher mit einer Vielzahl von Dual-Port Speicherzellen (DPS) nach einem der vorstehenden Ansprüche.


्राष्ट्रकृष्ट्वा । स्थापना १८०० व्यक्त

WO 00/19437

PCT/DE99/03151


1/2





PCT/DE99/03151

2/2



PCT

WELTORGANISATION FÜR GEISTIGES EIGENTUM

Internationales Büro

INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE

INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 7: (11) Internationale Veröffentlichungsnummer: G11C 8/00 A3 (43) Internationales

Veröffentlichungsdatum:

6. April 2000 (06,04,00)

WO 00/19437

(21) Internationales Aktenzeichen: PCT/DE99/03151

(22) Internationales Anmeldedatum: 30. September 1999

(30.09.99)

198 45 053.2 30. September 1998 (30.09.98) DE

(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE).

(72) Erfinder; und

(30) Prioritätsdaten:

(75) Erfinder/Anmelder (nur für US): RAJ, Kumar, Jain [IN/SG]: 166, Kallang Way, 349249 Singapur (SG), EHREN-TRAUT. Herbert [DE/DE]; Heidingsfelder Weg 66, D-85072 Eichstätt (DF).

(74) Gemeinsamer Vertreter: SIEMENS AKTIENGE-SELLSCHAFT; Postfach 22 16 34, D-80506 Milnchen

(81) Bestimmungsstaaten: CN, JP, KR, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC. NL, PT, SE).

Veröffentlicht

Mit internationalem Recherchenbericht. Vor Ablauf der für Änderungen der Ansprüche zugelassenen Frist. Veröffentlichung wird wiederholt falls Änderungen


(88) Veröffentlichungsdatum des internationalen Recherchenbe-25. Mai 2000 (25.05,00) richts:

(54) Title: DUAL-PORT MEMORY LOCATION

(54) Bezeichnung: DUAL-PORT SPEICHERZELLE

(57) Abstract

The invention relates to a dual-port DRAM memory location having a capacitor and two transfer gates whose load paths are connected in series. Said series connection is arranged between two data transmission lines. This arrangement serves to provide a dual-port memory location which, independent of one another, can be read or written by two data processing units. The decisive advantage of the inventive memory locations in a DRAM memory architecture is the size-optimized design, i.e. the possibility of providing a memory architecture with substantially reduced space requirements. The inventive memory location is very immune to noise due to its design, i.e. due to the small number of switching elements and short length of conductor paths. The small number of transistors and short length of conductor paths also permits to reduce the time required for accessing the data. The invention also relates to a DRAM semiconductor memory having dual-port memory locations.



(57) Zusammenfassung

Die Erfindung betrifft eine Dual-Port Speicherzeile und einen DRAM-Halbleiterspeicher mit Dual-Port Speicherzeilen. Die Erfindung betrifft eine Dual-Port DRAM Speichetzelle mit einem kapazitiven Element und zwei Auswahltransistoren, deren Laststrecken in Reihe geschalten sind und diese Reihenschaltung zwischen zwei Datenleitungen angeordnet ist. Durch diese Anordnung läßt sich die Dual-Port-Speicherzelle unabhängig voneinander von zwei Datenverarbeitungseinheiten auslesen und beschreiben. Der entscheidende Vorteil der erfindungsgemäßen Speicherzellen in einer DRAM-Speicherzrehitektur liegt in einem flächenoptimierten Design auf, das heißt in der Möglichkeit eine Speicherarchitektur mit deutlich reduziertem Flächenaufwand bereitzustellen. Die erfindungsgemäße Speicherzolle ist aufgrund ihres Designs, d.h. aufgrund der geringen Anzahl von Schaltelementen und niedrigen Leiterbahalängen, sehr rauschunempfindlich. Die geringere Anzahl der Transistoren und Leiterbahnlänge hat außerdem sehr niedrige Zugriffszeit zur Folge. Ferner betrifft die Erfindung einen DRAM-Halbleiterspeicher mit Dual-Port Spelcherzellen.

LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem

AL.	Albanica	ES	Spanion	LS	Lesotho	31	Slowenien
A.M	Armenien	FI	Finnland	LT	Litauen	ŠK	Slowakei
\T	Österreich	FR	Frankreigh	ኒሀ	Luxemburg	SN	Senegal
U	Australien	GA	Gabun	LV	Lettland	SZ	Swaailand
١Z	Ascrbaidschan	ĠВ	Vereinigres Königreich	MC	Monaco	TD	Techad
3A	Bosnien-Herzegowina	CE	Georgien	MID	Republik Moldau	TG	Togo
B	Barbados	GH	Ghana	MC	Madagaskar	ТJ	Tadschikistan
Ę.	Belgien	GN	Guinea	MK	Die ehemalige jugoslawische	TM	Turkmenistan
F'	Burkina Faso	GR	Griochentand .		Republik Mezedonien	TR	1 ürkei
C	Bulgarien	HU	Ungarn	ML	Mali	TT	Trinidad und Tobaco
IJ	Benin	113	Irland	MN	Mongolci	UA	Ukrains
R	Brasilien	IL	Israel	MR	Mauretanien	UG	Uganda
Υ	Belaruş	1S	Island	MW	Malawi	US	Vereiniete Steaten von
CA .	Kanada	m	Italica	MX	Mexiko		Amerika
îf	Zentralafrikanische Republik	JP	Japan	NE	Niger	UZ	Usbakistan
CG	Kango	KE	Kenia	NL	Niederlande	VN	Victnam
TI.	Schweiz	KG	Kirgisistan	NO	Norwegen	YU	Jugoslawien
71	Côte d'Ivoire	KP	Demokratische Volksrepublik	NZ	Neuseeland	zw	Zimbabwe
M	Kamerun		Korea	PI.	Polen		
:N	China	KR	Republik Korea	PT	Portugui		
.U	Kuba	КZ	Kasachston	RO	Kumagien		
Z	Tschechische Republik	LC	St. Lucia	RU	Russische Föderation		
Ε	DetKschland	LI	Liechtenstein	SD	Sudan		
ĸ	Danemark	LK	Srl Lanka	SE	Schweden		
IC.	Betland	LR	Liboria	SG	Singapur		

INTERNÁTIONAL SEARCH REPORT

PCT/DE 99/03151

IPC 7	FICATION OF SUBJECT MATTER G11C8/00		
According to	o International Patent Classification (IPC) or to both national classific	stilen end IPC	
	SEARCHED		
Minimum de IPC 7	commentation searched (classification system followed by classificati G11C	on eymbole)	
Documents	dion searched other than minimum documentation to the extent that a	uch documents are included. In the fields so	erched
Sectronic o	iata base consulted during the International search (name of data be	se srxi, where practical, search terms used)	
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the rel	evant passages	Relevant to claim No.
х	US 5 010 519 A (MATSUMURA TETSUY)	A ET AL)	1,2
A	23 April 1991 (1991-04-23) column 5, line 21 -column 6, line column 13, line 58 -column 14, l	e 61 Ine 9	4
P,A	US 5 923 593 A (HSU FU-CHIEH ET 13 July 1999 (1999-07-13) column 8, line 56 -column 9, line figures 4,8		1,5
х	US 5 327 375 A (HARARI ELIYAHOU) 5 July 1994 (1994-07-05)		1,6,9,10
A	column 10, line 5 -column 11, lin	ne 22	5
A	US 5 007 022 A (LEIGH ANTHONY W) 9 April 1991 (1991-04-09) the whole document		6–10
	·		
	ther documents are listed in the continuation of box C.	Patent (amily members are listed	in annex.
"A" docum constitution of the filing of the charic "O" docum other "P" docum later i	ert which may throw doubte on priority claim(e) or interested to existed the priority of the control of the con	"T" later document published after the inte- or priority date and not in conflict with cited to understand the principle or the invention "X" document of particular relevance; the o- carnot be considered never or cernot invalve an inventive step when the do- carnot be considered to involve at in- document is combined with one or no ments, such combined with one or no ments, such combined on toing obvious in the art. "&" document member of the earne patent	the application but only underlying the izimed invention be considered to current is taken alone laimed invention rentitive step when the rentitive step when the rentitive such doou- up to a person skilled
	ectual completion of the international search 28 March 2000	Date of making of the international see	won report
	melling address of the ISA European Patent Office, P.B. 5918 Patenticon 2	Authorized officer	
	NL - 2230 HV Fillewijk Tel. (431-70) 340-2040, Tx. 31 651 epo ni, Fax: (431-70) 340-3016	Degraeve, L	

Infer ' and Application No

INTERNATIONAL SEARCH REPORT

information on patent family members

	Information on patent family members PCT/DE 99/03151						
Patent document clind in search report		Publication date		atent family namber(8)		Publication date	
US 5010519	Ä	23-04-1991	JP JP DE	11332 11586 38389	96 A	25-05-1989 21-06-1989 24-05-1989	
US 59235 93	A	13-07-1999	NONE				
US 5327375	A	05-071994	US US JP JP	49583 51365 21339 82135	33 A 53 A	18-09-1990 04-08-1992 23-05-1990 20-08-1992	
US 5007022	A	09-04-1991	JP JP	20052 26 5 36		10-01-1990 17-09-1997	

Form PCT/ISA/210 (patent terrily annex) (Ady 1992)

INTERNATIONALER RECHERCHENBERICHT

onaice Aktenzeichen PCT/DE 99/03151

-			
A KLASSI IPK 7	PEDERUNG DES ANMELDUNGSGEGENSTÄNDES G11C8/00		
Nach der Im	ternetionalen Patentidassifikation (IPK) oder nach der redunalen Klas	⊫ifikation und der IPK	
B. RECHE	RCHIERTE GEBIETE		
Recherchied IPK 7	rier Mindeaprüfetoff (Klazalitkudonssystem und Klassifikationssymbo G11C	io)	
Flecherchie	rte aber nicht zum Mindestprüftdalf gehörende Veröffentlichungen, wo	welt diese under die recherchierten Gebiete	falen
Withrend de	ar Internationalen Recherche kommitterte elektronische Datenbank (N	ame der Batenbank und evil, verwendete	Suchbegriffe)
C. ALS YE	SENTLICH ANGESEHENE UNTERLAGEN		
Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angab	e der in Betracht kommenden Telle	Betr. Anapsuch Nr.
х	US 5 010 519 A (MATSUMURA TETSUYA 23. April 1991 (1991-04-23)	(ET AL)	1,2
A	Spalte 5, Zeile 21 -Spalte 6, Zei Spalte 13, Zeile 58 -Spalte 14, Z	le 61 Zeile 9	4
P,A	US 5 923 593 A (HSU FU-CHIEH ET 13. Juli 1999 (1999-07-13) Spalte 8, Zeile 56 -Spalte 9, Zei Abbildungen 4,8		1,5
х	US 5 327 375 A (HARARI ELIYAHOU) 5. Juli 1994 (1994-07-05)		1,6,9,10
A	Spalte 10, Zeile 5 -Spalte 11, Ze	eile 22	5
A	US 5 007 022 A (LEIGH ANTHONY W) 9. April 1991 (1991-04-09) das ganze Dokument		6–10
er#n	tere Veröffentlichungen sind der Fortsetzung von Feld C zu ehmen	X Sletus Anhang Patentfamilie	
"A" Veröffe aber n	Kategorien von angegebenen Veröffentlichungen Kätichung, die den allgemeinen Stand der Technik definiert, icht als besanders bedeutsam enzusehen ist Ooktanent, daz jedoch erst am oder nach dem internationalen klechtum veröffentlicht worden ist	"T" Spätere Verörfentlichung, die nach dem oder dem Prioritätschaum veröffentlicht Anmeldung nicht kollidiert, eondem nu Erfindung zugrundeltegenden Prinzipe Theorie eingegeben let	oder der ihr zugrundellegenden
ander	nsichung, die geeignet ist, einen Prioditiksanspruch zweitelhaft er- ten zu lassen, oder durch die das Veröffentlichungsdatum einer mit im Rechetchembericht genannten Veröffentlichung belegt werden ter die aus einem underen besonderen Grund angegeben ist (wie	"X" Veröffenflichung von besonderer Bedes kann eich aufgrund dieser Veröffenflik erfindedenher T\u00e4djetet beruhend betra "Y" Ver\u00f6ffenflichung von besonderer Bedes kann nicht die auf erfinderlecher T\u00e4dig	chung inicht als neu oder auf ichtet werden dance die beenwaardige Erfledage
"O" Veröffe eine B "P" Veröffe	ertichung, die sich auf eine mündliche Offenberung, iemutzung, eine Aussteltung oder endere Maßnahmen bezieht millohung, die vor den internationalen Ammeldeste en, aber nach	kann nicht die auf erfinderlecher Tätigi worden, wenn die Veröffentlichung mit Veröffentlichung nie eer Kategodie In diese Verbindung für einen Fachmann "&" Veröffentlichung, die Mitglied derselben	nanellegend lat
Datum des	Abachtusses der internationalen Recherche	Absendedstum des Internationalen Re	cherchenberichte
2	8. Mārz 2000	05/04/2000	. —
Name und i	Poetanechrift der Internationalen Recherchenbehörde Europälschee Patentamt, P.B. 5818 Patentiaan 2 Nt. – 2280 HV Fijswijk	Bevollmächtigter Bedlenstater	
	Tel. (-331-70) 340-2040, Tx. 31 651 epo ni, Fax: (+31-70) 340-3018	Degraeve, L	

2

INTERNATIONALER RECHERCHENBERICHT

Angeben zu Veröffentlichungen, die zur seiben Patenttemilie gehören

Inter, nales Akterozeichen PCT/DE 99/03151

	echerchenberici rtes Patentdoku		Datum der Veröffentlichung		tglied(er) der atentiamilie	Detum der Veröffentlichung
US	5010519	A	23-04-1991	JP JP DE	1133285 A 1158696 A 3838942 A	25-05-1989 21-06-1989 24-05-1989
บร	5923593	A	13-07-1999	KEIN	E	
US	5327 375	A	05-07-1994	US US JP JP	4958318 A 5136533 A 2133953 A 8213566 A	18-09-1990 04-08-1992 23-05-1990 20-08-1992
บร	5007022	A	09-04-1991	JP JP	2005285 A 2653689 B	10-01-1990 17-09-1997